2007-04-19 (木)
*FPGA
カウンタを作って7セグLEDに数字を表示したりしてみる．
Verilogで色々書いていると，一時的にどこにも繋がらない配線とかが出てきて論理合成で警告されるのが煩いのだけど，どうしたらいいんだろう．ソースからコメントアウトしてしまえば問題ないのだけど，面倒くさい場合もある．
FPGA - 日記
この日記はフィクションです．登場する人名・団体名・地名・職業などはぜんぶ架空のものです． なので実際のものとは何も関係がありません． それから，写真のように見える画像はＣＧもしくは念写によるものです．